岗位职责
1\. 全面负责大规模高速数字ASIC芯片的项目规划、需求拆解与技术方案制定,把控从系统规格定义到最终芯片交付(流片及封测)的全周期研发进度。
2\. 指导FPGA团队进行代码重构与规范化,将现有算法转换为面向ASIC架构的、高质量的RTL代码;重点对JESD204B/C高速接口、大规模乘加器树等模块进行ASIC前端实现的优化。
3\. 作为核心技术接口人,负责对接评估ASIC设计服务公司及流片厂的技术能力与方案(前后端设计、封装测试方案),把控关键技术节点,确保研发质量与进度。
4\. 深度参与并审核芯片的前端综合、时序分析、DFT设计以及后端物理实现(P&R)、Sign-off等关键环节,确保最终交付的芯片满足设计预期。
任职要求
1\. 学历与专业: 硕士及以上学历,微电子、集成电路工程、电子信息、通信等相关专业。
2\. 工作经验: 5年以上芯片研发经验,至少具有1次以上先进工艺节点(如28nm及以下)成功流片经验;具备完整的ASIC项目管理或技术Leader经验。
3\. 深刻理解芯片前端设计(RTL、验证、综合、STA)及后端物理设计(布局布线、DRC/LVS、时序收敛)。熟悉FPGA原型验证到ASIC转换过程中的常见风险及规避策略。 熟悉JESD204B/C等高速SerDes接口协议,了解数字信号处理(乘加运算、混频、滤波等)的硬件实现。
4\. 具备较强的沟通协调能力,优秀的自我驱动力、问题解决能力和团队协作精神,能承受一定的工作压力。
加分项(优先考虑)
1\. 具有航空航天研发经验,熟悉抗辐照(如SEU/SEL防护)设计者优先。
2\. 熟悉雷达、通信系统或有数字相控阵基带/数字波束成形开发经验者优先。