39.0000° N, 98.0000° W

← Back

Innovation Academy for Microsatellites, CAS

高级FPGA基带工程师

上海-浦东新区
DisciplineHardware Engineering
Workplace typeunspecified
EmploymentFull Time
Experience3+ years
Salary¥30–¥40k
ClearanceNo Clearance Required
Apply

我们正在寻找一位资深 FPGA 高级工程师,专注于无线通信系统基带算法与逻辑研发,负责 DVB/NTN 等通信系统在 FPGA 平台上的架构设计、RTL 代码开发、功能实现与性能优化。
岗位职责(视个人技能情况):
1\. 熟悉DVB-S2/S2X、3GPP NTN R17/R18等标准协议,理解物理层核心算法。辅助算法团队完成算法定点化,进行架构方案设计、可实现性评估与资源优化。
2.使用Verilog完成基带核心模块(收发数字前端,时频同步、信道估计、调制均衡、LDPC/Turbo/Polar 编解码)的 RTL 设计与代码实现。
3.基于Xilinx Vivado完成 FPGA 综合、布局布线、时序约束、静态时序分析与资源 / 功耗优化。
4.负责高速接口逻辑开发:JESD204B/C、PCIe、AXI、DDR、eCPRI、CPRI等,实现 FPGA 与 ADC/DAC、CPU、射频单元的高速数据交互。
5.搭建ModelSim/Vivado Simulator仿真环境,完成模块级 / 系统级功能仿真、时序仿真与覆盖率分析。设计自动化测试脚本,提升验证效率与回归测试质量。
6.负责 FPGA 板级调试、上板验证,使用逻辑分析仪、示波器、频谱仪等工具定位硬件问题。配合射频、协议栈、系统测试团队完成基带与射频联调、端到端链路测试、外场 / 在轨测试,输出测试报告与问题闭环记录。
7.参与基带系统架构设计,与软件、硬件、射频团队协同完成系统集成与接口对接。
8.参与链路级 / 系统级性能分析,定位并解决低信噪比、大频偏、多径干扰等场景下的性能瓶颈。

任职要求:
教育背景:通信工程、电子信息、信号与信息处理、微电子等相关专业,硕士及以上学历,有卫星通信 / 空天通信项目经验者优先。
从业经验:3 年及以上 FPGA 基带开发经验,有 DVB/NTN/卫星通信物理层 FPGA研发经验者优先;

专业技能(视个人具体情况):
1.熟悉无线通信原理、包括收发数字前端、信道编译码(LDPC/Turbo/Polar)、调制解调、时频同步、信道估计等核心算法;深入理解DVB-S2/S2X、3GPP NTN物理层规范。
2.熟悉 Xilinx 7 系列 / Ultrascale+ 系列器件;熟悉 Xilinx Vivado、ModelSim 等 EDA 工具。
3.熟练掌握Verilog/VHDL,精通 FPGA 开发全流程(RTL 设计、仿真、综合、布局布线、时序优化、板级调试);
4.具备MATLAB/Simulink进行通信链路建模与仿真能力,具备 C/C++/Python 脚本开发能力。
5.熟悉JESD204B/C、PCIe、AXI、DDR、eCPRI、CPRI等高速接口协议,有实际设计与调试经验。
6.掌握逻辑分析仪、示波器、频谱仪等测试工具,具备复杂问题定位与根因分析能力。

优先加分项:
1.具备NR/NTN/DVB基站或终端基带 FPGA/SOC设计经验者优先
2\. 具备NR/NTN/DVB无线通信算法设计能力者优先

Skills and experience

DVB-S2/S2X3GPP NTN R17/R18physical-layer algorithmsalgorithm fixed-point conversionVerilogRTL designXilinx VivadoFPGA synthesisplacement and routingtiming constraintsstatic timing analysisJESD204B/CPCIeAXIDDReCPRICPRIModelSimVivado Simulatorfunctional simulationtiming simulationcoverage analysistest automation scriptsFPGA board debugginglogic analyzeroscilloscopespectrum analyzerwireless communications principlesdigital front endLDPCTurboPolarmodulation and demodulationtime-frequency synchronizationchannel estimationXilinx 7 seriesXilinx UltraScale+VHDLFPGA development lifecycleMATLAB/Simulinkcommunications link modeling and simulationC/C++Pythonroot-cause analysismaster's degree or higher